(9 日本国特許庁 (JP)

10 特許出願公開

⑫ 公開特許 公報 (A)

昭59—152599

⑤ Int. Cl.³G 11 C 29/00 7/00 識別記号

庁内整理番号 7922-5B 6549-5B 43公開 昭和59年(1984)8月31日

発明の数 1 審査請求 未請求

(全 7 頁)

60メモリ制御回路

②特

顧 昭58-26342

②出 願 昭58(1983)2月21日

⑩発 明 者 米原隆志

京都市右京区花園土堂町10番地立石電機株式会社内

切出 願 人 立石電機株式会社

京都市右京区花園土堂町10番地

個代 理 人 弁理士 伊東辰雄

外1名

明 細 書

1. 発明の名称

メモリ制御回路

2. 特許請求の範囲

ローアドレスストロープ信号およびコラムアド レスストロープ信号の入力に応じてローアドレス 信号およびコラムアドレス信号を取込み、かつラ イトイネーブル信号のレベルに応じてデータの読 み出しまたは書き込みを行なう半導体メモリのメ モリ制御同路において、該メモリ制御回路に、予 め設定された記憶エリアのアドレス信号が入力さ れるとプロテクト信号を発生するプロテクト信号 発生回路と、構込指令信号または読出指令信号等 の入力にもとづき該ローアドレスストローブ倡号、 **おコラムアドレスストローブ信号および該ライト** イネープル信号を発生するアクセス制御部とを設 け、胲アクセス制御部は前記プロテクト信号発生 回路からプロテクト信号が発生されると該ローア ドレスストロープ信号および眩コラムアドレスス トローブ信号を発生しないようにしたことを特徴

とするメモリ制御回路。

3. 発明の詳細な説明

(発明の分野)

本発明は、メモリ制御回路に関し、特に簡単な 回路で構成されプロテクト指定が行なわれたメモリエリアのデータ書き込みを的確に禁止できるようにしたメモリ制御回路に関する。

(発明の背景)

第1図は、従来形のメモリ制御回路を含むコンとは、プロセッサ1、リードオンリメモリ2、ダイナミックランダムアクセスメモリ(ローRAM)等のランダムアクセスメモリ3、デイソプスインサチのランダムアクセスメモリ3、デインプスインサチ等で構成されるプロテクト指定回路6、アクセス制御回路7、大で構成される。そして、プロセンサ1とリードオンプロスは100円単にROMと称する)2およびによった情号発生回路5とはアドレスパス9によので接続され、かつアドレス制御回路7および他のフェアレス制御回路7および他のファドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7および他のアドレス制御回路7およびもで

アドレスパス 9を介してラン (以下単に R A M と称する) 3 と接続されている。また、プロセンサ 1 は、データパス 1 0 を介して R O M 2 と接続され、かつ転送制御回路 8 および他のデータパス 1 0 を介して R A M 3 と接続されている。

第1図のシステムにおいては、プロセツサ1からアドレスパス9およびデータパス10を介してROM2またはRAM3にアクセスすることができる。RAM3が例えばダイナミツクRAMである場合は、プロセツサ1からアドレスパス9を介して行下ドレスおよび列アドレスを顧べス9を介してRAM3に入力される。この時、アリレス制御信号R/Cが印加されて行アドレスおよび列アドレスを時分割的にRAM3に入力するための制御にアトリスを時分割的にRAM3に種々の制御になっている。データ統出しを行なう場合はアリロストローアドレスストリーでアドレスストローブル信号、ローアドレスストロー

3 に印加されるライトイネーブル信号を観出し状態とすることによつてデータ観出しを行ないデータ書込みを禁止するいわゆるダミーリードが行なわれる。

第2図は、第1図のシステムにおけるアクセス 制御回路6を特に詳細に示すプロック回路図であ る。同図において、プロセツサ1、転送制御回路 8、RAM3、アドレス制御回路7、データパス 10、10、アドレスパス9、9等は第1図に示 されるものと同じであり回じ参照数字が用いられ ている。アクセス制御回路6は、タイミング信号 発生回路16、オアゲート12、14、およびア ンドゲート13等によつて構成される。

第3図を参照して第2図のシステムの動作を説明する。プロセツサ1からRAM3にデータ書込みを行なうライトサイクルにおいては、リフレツシュ作号RFSHが高レベルとなり、かつ書込指令RAMWが低レベルとなる。これにより、タイミング倡号発生回路11からまず低レベルのローアドレスストローブ信号RASが、ついで低レベ

プ信号、コラムアドレスス - ブ信号等が入力 されてRAM3のアドレスが選択され銃出し動作 が行なわれる。また、アクセス制御回路6から転 送制御回路8に制御信号が入力され、RAM3か らの暁出しデータをデータパス10からデータパ ス10に転送しプロセツサ1に入力する。データ 書込みを行なう場合は、読出しの場合と同様にプ ロセンサ 1 からアドレスデータが R A M 3 に入力 され、かつアクセス制御回路6から種々の制御信 号がRAM3に入力される。そして転送制御回路 8はデータパス10からデータパス10の方向に データを転送するように切換えられ、プロセツサ 1からの書込みデータがRAM3に入力される。 との場合、プロセンサ1からのアドレスデータが アドレスパス9を介してプロテクト信号発生回路 5 に入力される。そして、この入力されたアドレ スデータがプロテクト指定回路 4 によつて指定さ れるプロテクトエリアのアドレスと一致している 場合は、プロテクト個号発生回路5からアクセス 制御回路6にプロテクト信号が入力され、RAM

ルのコラムアドレスストロープ信号CA8が膨次 RAM3に印加される。また、アドレス制御信号 R/Cが、当初は低レベルでありコラムアドレス 信号CASが低レベルとなる時点で高レベルとな るように制御されてドレス制御回路でに印加され る。これにより、アドレスペス9、アドレス制御 回路7、およびアドレスパスダを介してRAM3 に行アドレスおよび列アドレスが時分割的に入力 されるよう制御される。そしてとれらのアドレス はそれぞれローアドレスストロープ信号RASお よびコラムアドレスストロープ信号CASが低レ ペルに立下がる時点等にRAM3に取り込まれる。 一方、普込指令RAMWが低レペルでありかつプ ロテクト信号も低レベルであるから、アンドゲー ト13の出力すなわちライトイネープル信号WE が低レベルとなりRAMSにデータ書き込みが行 なわれる。この場合、読出指令RAMRが高レベ ルであるから、オアゲート12の出力が低レベル となる。したがつて、転送制御回路8の入力信号 -Gが低レペルとなりかつデイレクション信号DIR

が高レベルとなるため、転送制 名 8 はプロセッサ 1 からのデータ信号を R A M 3 に転送するように動作する。このようにして、プロセッサ 1 からのデータが R A M 3 の所定のアドレスに答込まれる。

ローアドレスストローブ信号およびコラムアドレスストローブ信号を発生しないようにするという 構成に逃づくものであり、このような構想によつ でメモリ制御国路の構成が極めて簡単になりコストが低下すると共に、回路の信頼性が大幅に向し する。

(発明の実施例)

以下、図面により本発明の実施例を説明する。 第4図は、本発明の1実施例に係わるメモリ制御 回路を含むコンピュータシステムの概略を示す。 同図のシステムは、プロセツサ1、リードオンリ メモリ(以下単にROMと称する)2、例えばダイナミンクランダムアクセスメモリ等のランダム アクセスメモリ(以下単にRAMと称する)3、 デイツプスイツチ等で構成されるプロテクト指 回回路1、プロテクト信号発生回路5、アドレスつ 御回路1、プロセンサ1とROM2とRAM3 とはデータパス10によつて直接接続されている。 また、プロセツサ1とROM2とプロテクト信号 断されデータパス10の競出 データとデータパス10の書込みデータとが融合することが防止される。このようにして、プロテクトされたエリアへのデータ書込みが防止される。

しかしながら、上述の従来形においては、プロテクトされたエリアに審込指令が出された場合にダミーリードを行なうから、審込みデータとRAMからのダミーリードデーダとの競合を防止するために転送制御回路が必要であり、かつ該転送制御回路の動作を制御するための回路等が必要となつて、メモリ制御回路の構成が複雑になりかつコストアンプするという不都合があつた。

(発明の目的)

本発明の目的は、前述の従来形における問題点 に鑑み、メモリ制御回路において、回路構成を簡 単にしてコストダウンを図ると共に、回路の信頼 性を向上させることにある。

(発明の構成および効果)

本発明は、メモリ制御回路において、プロテクトされたエリアに書込み指令が出された場合には

発生回路5とアドレス制御回路7とはアドレスパス9によつて接続され、かつアドレス制御回路7とRAM3とはアドレスパス9によつて接続されている。

第1辺のシステムにおいて、プロセツサ1から RAM3にアクセスする場合は、プロセツサ1か らアドレスパス 9.アドレス制御回路 7 およびアド レスパスタを介してRAM3にアドレス信号が入 力される。この場合、アクセス制御回路15から アドレス制御回路1にアドレス制御信号R/Cが 入力されてRAM3に行アドレスおよび列アドレ スを時分割的に入力するための制御が行なわれる。 データ読出しを行なう場合にはこのようにしてア ドレス信号を入力し、かつアクセス制御回路15 からローアドレスストローブ個号およびコラムア ドレスストロープ信号等の積々の制御信号を RAM 3 に入力することにより、 R A M 3 の選択された アドレスからデータが読出されデータバス10を 介してプロセツサ1に入力される。データ書込み が行なわれる場合には、前述のようにしてアドレ

持間昭 59-152599 (4)

ス個号が入力された後、アグセ |御回路15か らローアドレスストローブ信号、コラムアドレス ストロープ信号、およびライトイネーブル信号が RAM3に入力されてデータパス10からの書込 みデータが所定のアドレスに書込まれる。ただし、 この場合プロセソサ1からのアドレスがプロテク ト信号発生回路 5 に入力され、書込指令が出され たエリアがプロテクトされたエリアか否かが判定 される。もし、入力されたアドレスデータがプロ テクト指定回路4で指定されたプロテクトエリア 内にある場合にはプロテクト信号がアクセス制御 回路15に入力される。これにより、本発明のシ ステムにおいては、ローアドレスストローブ信号 およびコラムアドレスストロープ信号を出力しな いように制御され、RAM3への書込みが禁止さ れてメモリ内容が保護される。

3 に入力される。そして、このようにして入力さ れたアドレス信号は例えば行アドレスがローアド レスストロープ信号RASの立下がり時点で、列 アドレスがコラムアドレスストロープ信号CAS の立下がり時点でそれぞれ取り込まれてドレス指 定が行なわれる。また、普込指令RAMWが低レ ベルであるからライトイネープル信号WEが低レ ベルとなりRAM3が書込状態となる。ただし、 プロセツサ1から出力されたアドレス信号が前述 のプロテクト信号発生回路5に入力されて書込指 令の出されたアドレスがプロテクトされたエリア にあるか否かが判定されており、この判定の結果 に応じてプロテクト信号のレベルが設定される。 そして、第6図に示すようにもしこのプロテクト 信号が低レペル、すなわち繋込指令の出されたア ドレスがプロテクトされていないエリアを指定し ている場合はオアゲート18の出力は低レベルと なるためアンドゲート17の出力が高レベルとな る。したがつてタイミング信号発生回路16のり セツトがかけられないため前述のシーケンスによ

は第4図と同じものが用しており、同じ参照数字が用いられている。アクセス制御回路15はタイミング信号発生回路16、アンドゲート17 およびオアゲート18等によつて構成される。

第6図を参照して第5図のシステムの動作を説 明する。プロセツサ1からRAM3に書込みが行 なわれるライトサイクルにおいては、リフレツシ ユ信号RFSHが高レベルとされかつ書込指令 RAMWが低レペルとされる。これにより、タイ ミング信号発生回路16から順次低レベルのロー アドレスストロープ信号RASおよびコラムアド レスストロープ信号 CASが出力されてRAM3 に入力される。またタイミング信号発生回路16 からアドレス制御回路?に印加されるアドレス制 御信号R/Cは当初は低レベルでありコラムアド レスストロープ信号CASが立下がる時点で高レ ベルとなるように制御される。これにより、アド レスパス9を介して入力されるアドレス信号が順 **次行アドレスおよび列アドレスとして、アドレス** 制御回路 7 およびアドレスパス 9 を介して、RAM

つてローアドレスストロープ信号RASおよび CASが出力されデータパス10からのデータが 所定のアドレスに移込まれる。

これに対して、プロテクト信号が高レベルの場合、すなわち、プロセツサ1から出力されたアドレスがプロテクトされたエリア内のものであるもは、アンドゲート17の出力は低レベルとなりタイミング信号発生回路16がリセツトされる。これにより、ローアドレスストロープ信号RASおよびコラムアドレスストロープ信号CASおよびアドレス制御信号RACは出力されないにとなり、例えライトイネーブル信号WEが低レベルとなつでもRAM3への書込みは行なわれないことになりRAM3の内容が保護される。

第4図および第5図から明らかなように、本発明の1実施例に係わるメモリ制御回路においては、 伝送制御回路が不要でありデータパス10によつ てプロセンサ1とRAM3が直結されている。ま

獲明 59-152599 (5)

4. 図面の簡単な説明

第1 図は従来形のメモリ制御回路を含むコンピュータシステムの構成を示す概略的プロツク回路図、第2 図は第1 図のシステムにおけるアクセス制御回路付近を詳細に示すプロツク回路図、第3 図は第2 図の回路の動作を説明するための波形図、第4 図は本発明の1 実施例に係わるメモリ制御回路を含むコンピュータシステムの構成を示す機略的プロツク回路図、第5 図は第4 図のアクセス制御回路付近の構成を詳細に示すプロック回路図、そして第6 図は第5 図の回路の動作を説明するための波形図である。


1 ……プロセツサ、 2 ……リードオンリメモリ、 3 ……ランダムアクセスメモリ、 4 ……

プロテクト指定回路、 プロテクト信号発生回路、 6……アクセス制御回路、 7……アドレス制御回路、 8……転送制御回路、 9。 9……アドレスパス、 10.10……データパス、 11……タイミング信号発生回路、 12.14……オアゲート、 13……アンドゲート、 15……アクセス制御回路、 16…… タイミング信号発生回路、 17……アンドゲート、 18……オアゲート。

特許出願人 立石電機株式会社


代理人 弁理士 伊東 辰 雄

代理人 弁理士 伊東哲也





-633-

\$ 2 B



第 3 🕸





第 6 🛚

